Nama : Gaitsha Azzahra Devitrya

Kelas : 2A-TNK 1

NIM : 231344012


Minggu: 03

Hari, tanggal : Rabu, 04 September 2024

RANGKAIAN JK-FLIP FLOP DAN T-FLIP FLOP

1. Rangkaian JK Flip Flop

JK flip flop adalah rangkaian flip flop yang memiliki masukan clock untuk mencegah kondisi avoid/illegal yang sebelumnya dapat terjadi jika kedua input berlogika ‘1’. Terdapat keadaan set, reset, memori, dan toggle yaitu suatu keadaan output flip flop yang merupakan kebalikan dari keadaan output sebelumnya.



Persamaan JK Flip-flop :

Q = J.Q’ + K’.Q

Sehingga tabel kebenarannya :

T	J	K	Q_n	$\bar{Q}_{n+1}$
0	X	X	Q_n	$\bar{Q}_{n+1}$
1	0	0	Q_n	$\bar{Q}_{n+1}$
1	0	1	0	1
1	1	0	1	0
1	1	1	$\bar{Q}_{n+1}$	Q_n


JK flip-flop pada dasarnya adalah SR flip-flop dengan umpan balik yang hanya memungkinkan satu dari dua terminal masukannya, baik SET maupun RESET, untuk aktif pada satu waktu di bawah peralihan normal, sehingga menghilangkan kondisi avoid/ilegal yang terlihat sebelumnya dalam rangkaian SR flip-flop.

Jika kita memberikan logika ‘1’ pada kedua input J dan K dari JK flip-flop, dan kemudian memberikan sinyal clock, maka output Q akan terus berganti-ganti antara 0 dan 1. Ini sama seperti perilaku T flip-flop. Namun, jika kita tidak berhati-hati, output Q bisa terus berganti-ganti tanpa henti karena adanya umpan balik dari output ke input. Keadaan ini disebut 'race'. Untuk mencegah hal ini terjadi, durasi sinyal clock harus dibuat sangat singkat.

2. Rangkaian Master Slave JK


Master-Slave JK Flip-Flop bekerja dalam dua tahap:

- Tahap Master: Ketika sinyal clock dalam logika ,‘1’ flip-flop master akan "mengunci" kondisi input J dan K. Artinya, apapun perubahan pada input J dan K saat clock tinggi, tidak akan langsung mempengaruhi output.
- Tahap Slave: Saat sinyal clock berubah logika ‘0’, informasi yang telah "dikunci" oleh master akan ditransfer ke slave. Slave kemudian akan mengubah outputnya sesuai dengan informasi yang diterima dari master.





3. Rangkaian T Flip-flop

Flip-flop toggle mempunyai satu masukan dan satu atau dua keluaran komplementer Q dan Q’ yang mengubah keadaan di sisi positif (sisi naik) atau sisi negatif (sisi turun) dari sinyal atau pulsa jam masukan. Flip-flop toggle atau tipe T mendapatkan namanya dari fakta bahwa dua outputnya Q dan Q’ terbalik dari status sebelumnya karena ia beralih maju mundur setiap kali dipicu (T = 1). Artinya, keluaran Q dan Q’ berubah menjadi “1” jika sebelumnya adalah “0”, dan “0” jika sebelumnya adalah “1” tetapi hanya ketika masukan “T” berubah TINGGI, jika tidak, keduanya tidak berubah.



Rangkaian T flip-flop dapat dibuat dengan menggunakan flip-flop JK dasar dengan menghubungkan masukan data J dan K bersama-sama, yang mana titik persekutuan pada sambungan kedua masukan tersebut diberi simbol T.





Persamaan Boolean dari rangkaian T flip-flop :

$$Q(t+1) = Clk.Q' + Clk'.Q = Clk \oplus Q$$

Tabel Kebenaran :

Clk	T	Q(t+1)	Q(t+1)'	
0	X	Q(t)	Q(t)'	Memory
1	0	Q(t)	Q(t)'	
1	1	Q(t)'	Q(t)	Toggle

4. Clock Generator

Rangakaian clock berfungsi untuk pembentuk/membangkitkan pulsa/gelombang kotak secara terus-menerus dan rangkaian ini tidak mempunyai kondisi stabil/setimbang. Output rangkaian clock digunakan untuk input rangkaian-rangkaian logika yang sekuensial (berhubungan dengan waktu). Yang termasuk rangkaian logika sekuensial contohnya: Flip-Flop, Shift Register, dan Counter. Adapun

fungsi rangkaian clock yaitu, untuk mengatur jalannya data dalam penggeseran ke kanan atau ke kiri, maupun dalam perhitungan/pencacahan bilangan biner. Rangkaian Clock Generator sebagai berikut :

